



Problema 1


(a) descripción a nivel RT



wt	T ←	OUT =
0	T	[T]
1	IN	[T]




rac wac zac	ΔC ←	OUT1 =	OUT2 =
0 0 0	AC	HI	[AC]
0 0 1	0	HI	[AC]
0 1 0	IN	HI	[AC]
1 0 0	AC	[AC]	[AC]
resto	proh.	proh.	proh.



wa fa	A ←	BUS =
0 0	A	HI
0 1	A	[A]
1 0	INOUT	entrada
1 1	proh	proh

(b) Carta ASM



(c) Descripción Verilog de los registros T y Δ

```

module registroT (input wt, input [7:0] IN,
                 output reg [7:0] OUT);

always @ (posedge CK)
  if (wt)
    OUT ← IN;

endmodule
  
```

```

module registroA (input wa, ra, inout [7:0] BUS);
    reg [7:0] q;
    always @ (posedge ck)
    if (wa)
        q ← BUS
    assign BUS = ra ? q : 'bz;
endmodule

```

(d) Descripción Verilog de la carta

```

module Unidad-de-Control (input clk, reset, I, Xs, output reg Wt,
    rac, Wac, Zac, Wa, ra, Wb, rb, Wc, rc, FIN, s, r);
    parameter S0 = 3'b000, S1 = 3'b001, S2 = 3'b010,
        S3 = 3'b011, S4 = 3'b100, SF = 3'b101;
    reg [2:0] current_state, next_state;
    always @ (posedge clk, posedge reset)
    begin
        if (reset) current_state ← S0;
        else current_state ← next_state;
    end
    always @ (current_state, Xs, I)
    begin
        Wt = 0; rac = 0; Wac = 0; Zac = 0; Wa = 0; ra = 0; Wb = 0;
        rb = 0; Wc = 0; rc = 0; FIN = 0; s = 0; r = 0;
    end
endmodule

```

case (current\_state)

S0: if (x<sub>s</sub>) next\_state ← S1;  
 else next\_state ← S0;

S1: begin  
 w<sub>t</sub> = 1; r<sub>a</sub> = 1; z<sub>ac</sub> = 1;  
 next\_state ← S2;  
 end

S2: begin  
 w<sub>a</sub> = 1; r<sub>c</sub> = 1; w<sub>ac</sub> = 1; s = 1;  
 next\_state ← S3;  
 end

S3: begin  
 w<sub>c</sub> = 1; r<sub>b</sub> = 1;  
 if (I) begin w<sub>ac</sub> = 1; s = 1; end  
 next\_state ← S4;  
 end

S4: begin  
 w<sub>b</sub> = 1; r<sub>ac</sub> = 1;  
 next\_state ← SF;  
 end

SF: begin  
 FIN = 1;  
 next\_state ← S0;  
 end


endcase

end

endmodule

## Problema 2

(a) LD R1, (R0)



código máquina


Esta instrucción carga en R1 el contenido de la memoria direccionado por el registro R0.

Son sus microoperaciones:

1.  $AC \leftarrow REG(IR_{2-0})$  ,  $W_{AC}, OP_3, OP_2$ ,
2.  $MDR \leftarrow AC$  ,  $R_{AC}, W_{MDR}$
3.  $MDR \leftarrow MEM(MDR)$  ,  $I/O^*$  ,  $W_{MDR}, R_{MEM}$
4.  $REG(IR_{10-8}) \leftarrow MDR$   $I/O^*$  ,  $W_{REG}$

STS 160, R2

160 = 0xA0




código máquina

Esta instrucción carga el contenido de R2 en la memoria, en la dirección 0xA0

microoperaciones:

1.  $AC \leftarrow IR_{7-0}$   $W_{AC}, OP_3, OP_2, INM$
2.  $MDR \leftarrow AC$  ,  $AC \leftarrow REG(IR_{10-8})$   $W_{MDR}, R_{AC}, W_{AC}$   
 $OP_2, OP_1$
3.  $MDR \leftarrow AC$   $W_{MDR}, R_{AC}$
4.  $MEM(MDR) \leftarrow MDR$   $W_{MEM}$

CALL 0x10



Esta instrucción llama a una subrutina que se encuentra escrita a partir de la dirección de memoria 0x10.


Microoperaciones

1.  $MDR \leftarrow PC$ ,  $AC \leftarrow IR_{7-\phi}$ ,  $OP_3, OP_2, INM, WMDR$   
 $R_{PC}, W_{AC}$
2.  $MAR \leftarrow SP$ ,  $SP \leftarrow SP - 1$ ,  $WMDR, R_{SP}, D_{SP}$
3.  $MEM(MAR) \leftarrow MDR$ ,  $PC \leftarrow AC$ ,  $W_{MEM}, W_{PC}, R_{AC}$

(b)  $\rightarrow$  teoría

(c)  $\rightarrow$  teoría

(d) Programa:



Utilizaremos:

$R_0$  como puntero para recorrer la tabla, (es decir, almacenar en él las direcciones de los diferentes datos de forma sucesiva)

$R_1$  para guardar el dato más grande encontrado hasta el momento

$R_2$  para almacenar en cada iteración el dato actual

```

detectamayor:  ldi  R0, $B0      // inicializo puntero
                ld   R1, (R0)   // el 1er elemento es el mayor
                                      por ahora

                bucle:  addi R0, 1      // apunto al siguiente
                cpi  R0, $C0      // veo si he llegado
                                      a) final de la tabla
                breq fin
                lds  R2, (R0)     // tomo un nuevo elemento
                cp   R1, R2       // lo comparo con el mayor
                brlt cambiamayor // si el nuevo es mayor
                                      hay que sustituir
                                      al antiguo

                jmp  bucle

cambiamayor:   mov  R1, R2
                jmp  bucle

fin :         sts  $C0, R1      // almaceno resultado
                ret           en la memoria y
                                      retorno.

```