
Unidad 2. Circuitos digitales

DAPA
E.T.S.I. Informática
Universidad de Sevilla
Oct. 2015

Jorge Juan <jjchico@dte.us.es> 2010-2016

Esta obra esta sujeta a la Licencia Reconocimiento-CompartirIgual 4.0 Internacional de Creative Commons. Para ver una copia de esta licencia, visite <http://creativecommons.org/licenses/by-sa/4.0/> o envíe una carta Creative Commons, PO Box 1866, Mountain View, CA 94042, USA.



Departamento de Tecnología Electrónica - Universidad de Sevilla

Contenido

- **Circuitos digitales**
- Funciones lógicas
- Álgebra de Boole
- Diseño combinacional
- Análisis funcional
- Análisis temporal





Departamento de Tecnología Electrónica - Universidad de Sevilla




<http://en.wikipedia.org/wiki/File:Splatine.jpg>

Circuitos integrados




http://en.wikipedia.org/wiki/Integrated_circuit





Circuitos integrados. Evolución

- Ley de Moore (1964): “La densidad de integración se duplica cada 18 meses”.




Evolución




Circuitos digitales: 0s y 1s

Analógico




Digital (5 valores)




Sequence: 0, 1, -2, -2, 1, 2, 2, -1, 1

Digital (2 valores)



Sequence: 0, 1, 0, 0, 1, 0, 1, 1, 0

Circuito digital




Valor eléctrico (V_x) vs valor lógico (X)



| V_x | X |
|-------|---|
| 0V | 0 |
| 3,3V | 1 |

Puertas lógicas. Inversor CMOS


- Las puertas lógicas realizan operaciones simples sobre señales digitales.
- La operación digital más simple (salvo la identidad) es la inversión, implementada por el "inversor".




| in | out |
|----|-----|
| 0 | 1 |
| 1 | 0 |





Puertas lógicas. NAND CMOS



Las puertas CMOS son "naturalmente" inversoras (INV, NAND, NOR, ...)



Puertas lógicas. NOR CMOS




Operadores lógicos básicos

NOT

| x | z |
|---|---|
| 0 | 1 |
| 1 | 0 |


$$z = \bar{x}$$



AND

| x y | z |
|-----|---|
| 0 0 | 0 |
| 0 1 | 0 |
| 1 0 | 0 |
| 1 1 | 1 |


$$z = x \cdot y$$



OR

| x y | z |
|-----|---|
| 0 0 | 0 |
| 0 1 | 1 |
| 1 0 | 1 |
| 1 1 | 1 |

$$z = x + y$$




Otros operadores lógicos

NAND

| x y | z |
|-----|---|
| 0 0 | 1 |
| 0 1 | 1 |
| 1 0 | 1 |
| 1 1 | 0 |


$$z = \overline{x \cdot y}$$



NOR

| x y | z |
|-----|---|
| 0 0 | 1 |
| 0 1 | 0 |
| 1 0 | 0 |
| 1 1 | 0 |


$$z = \overline{x + y}$$



XOR

| x y | z |
|-----|---|
| 0 0 | 0 |
| 0 1 | 1 |
| 1 0 | 1 |
| 1 1 | 0 |


$$z = x \oplus y = \bar{x}y + x\bar{y}$$



XNOR

| x y | z |
|-----|---|
| 0 0 | 1 |
| 0 1 | 0 |
| 1 0 | 0 |
| 1 1 | 1 |

$$z = \overline{x \oplus y} = \bar{x}\bar{y} + xy$$



Contacto con el diseño digital

- Diseñar un circuito de alarma con un detector de presencia y un sensor de fuego
- Entradas:
 - a: alarma conectada (1) o alarma desconectada (0)
 - b: sensor de presencia (1) o no presencial (0)
 - c: sensor de fuego (1) o no fuego (0)
- Salida:
 - z: alarma activada (1) o no activada (0)
- Ejercicio:
 - Diseñar un circuito electrónico digital que genere la salida correcta en función del valor de las entradas mediante la interconexión de puertas lógicas.

Contenido

- Circuitos digitales
- **Funciones lógicas**
- Álgebra de Boole
- Diseño combinacional
- Análisis funcional
- Análisis temporal


Funciones lógicas. Ejemplo

Descripción verbal

Un sistema de alarma digital puede estar activado o desactivado y dispone de un sensor de presencia y otro de apertura de puerta. Cuando el sistema está desactivado, se activará una señal de alarma si se detecta presencia y la puerta está abierta (se ha olvidado cerrar la puerta). Cuando el sistema está activado, se activará la señal de alarma si se detecta presencia o se abre la puerta.

Descripción formal

a: 0-desactivado, 1-activado
b: 0-no presencia, 1-presencia.
c: 0-p. cerrada, 1-p. abierta



| a | b | c | z |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

- **Tabla de verdad:** especificación formal. Valor de la función para cada valor de las variables (n variables: 2^n valores).
- Los circuitos digitales combinacionales implementan funciones lógicas


Expresiones lógicas

- Combinación de operadores AND (\cdot), OR ($+$) y NOT ($\bar{\quad}$)
- Precedencia de \cdot sobre $+$
 - $x+(y \cdot z) = x+y \cdot z$
- "." puede ser omitido
 - $x+y \cdot z = x+yz$
- Son una forma de representación de funciones lógicas

$$f(a,b,c) = (a+b+c) (a + b c) + cd (a+c)$$

Funciones lógicas. Resumen

- Es posible construir circuitos elementales que realizan los operadores lógicos básicos (puertas lógicas)
- El objetivo del diseño combinacional es describir las funciones lógicas mediante operadores básicos que permitan construir un circuito digital que realice la función deseada



Contenido

- Circuitos digitales
- Funciones lógicas
- **Álgebra de Boole**
- Diseño combinacional
- Análisis funcional
- Análisis temporal

Formalización: Álgebra de Boole

- $B = \{0, 1\}$
- $\{B, \text{NOT}, \text{AND}, \text{OR}\}$ forman un Álgebra de Boole
 - Caso particular: Álgebra de Conmutación
- Un Álgebra de Boole cumple los siguiente axiomas



George Boole (1815-1864)

| | | |
|--------------|---|---------------------------------------|
| Identidad | $x+0 = x$ | $x \cdot 1 = x$ |
| Conmutativa | $x+y = y+x$ | $x \cdot y = y \cdot x$ |
| Distributiva | $x \cdot (y+z) = (x \cdot y) + (x \cdot z)$ | $x + (y \cdot z) = (x+y) \cdot (x+z)$ |
| Complemento | $x + \bar{x} = 1$ | $x \cdot \bar{x} = 0$ |

Dualidad: si una expresión se cumple, la expresión que resulta de intercambiar $+$ con \cdot y 0 con 1 también se cumple

Álgebra de Boole. Teoremas

| | | |
|--------------------------|--|---|
| Idempotencia | $x+x = x$ | $x \cdot x = x$ |
| Unicidad del complemento | \bar{x} es único | |
| Elementos dominantes | $x+1 = 1$ | $x \cdot 0 = 0$ |
| Involución | $\overline{(\bar{x})} = x$ | |
| Absorción | $x+xy = x$ | $x \cdot (x+y) = x$ |
| Consenso | $x+\bar{x}y = x+y$ | $x \cdot (\bar{x}+y) = x \cdot y$ |
| Asociativa | $x+(y+z) = (x+y)+z$ | $x \cdot (y \cdot z) = (x \cdot y) \cdot z$ |
| De Morgan | $\overline{x \cdot y} = \bar{x} + \bar{y}$ | $\overline{x+y} = \bar{x} \cdot \bar{y}$ |
| Reducción | $xy+x\bar{y} = x$ | $(x+y)(x+\bar{y}) = x$ |

Conversión. SOP/POS a tabla de verdad

$$z(a,b,c) = a + a \bar{b} c + ac + \bar{b}c$$

- $z = 1$ si y sólo si
 - $a=1$, o bien
 - $a=1$ y $b=0$ y $c=1$, o bien
 - $a=1$ y $c=1$, o bien
 - $b=0$ y $c=1$

$$z(a,b,c) = (a+b+c)(a+\bar{b})(a+c)$$

- $z = 0$ si y sólo si
 - $a=0$ y $b=0$ y $c=0$, o bien
 - $a=0$ y $b=1$, o bien
 - $a=0$ y $c=0$

Contenido

- Circuitos digitales
- Funciones lógicas
- Álgebra de Boole
- **Diseño combinacional**
- Análisis funcional
- Análisis temporal

Diseño de circuitos combinacionales

- Basado en la síntesis de circuitos a partir de formas normalizadas (SOP o POS)
- Una expresión más simple dará un circuito más simple
- Las formas normalizadas pueden ser simplificadas de forma sistemática (automatizable)
- Criterios de simplificación básicos
 - Expresiones equivalentes: mismos valores para las mismas entradas.
 - Mínimo número de términos → mínimo número de puertas
 - Mínimo número de literales en cada término → mínimo número de entradas en cada puerta
- Otros criterios
 - Tipos de puertas disponibles
 - Facilidad para hacer complementos (inversores)
 - Consumo de potencia, velocidad de operación, etc.

Simplificación de formas normalizadas

$$xy + x\bar{y} = x$$

"x" puede ser cualquier expresión

$$z = \bar{a}bc + a\bar{b}c + ab\bar{c} + abc \longrightarrow \text{términos orden 0}$$
$$z = bc + ac + ab \longrightarrow \text{términos orden 1}$$

Cada término puede ser usado más de una vez
($x+x=x$)

Implicante de una función

- Término producto que puede ser parte de una expresión en forma de SOP de la función.
- Contiene o "cubre" varios minterminos de la función.

Algoritmo de minimización Quine-McCluskey (simp.)

1. Comenzar con la lista de los minterminos de la función
2. Buscar implicantes de primer orden (TO-1)
Aplicando el teorema de reducción a minterminos adyacentes
3. Eliminar minterminos cubiertos de la expresión final
No hay que preocuparse de los minterminos cubiertos porque están incluidos en los TO-1
4. Buscar implicantes de segundo orden (TO-2)
Aplicando el teorema de reducción a los TO-1 adyacentes
5. Eliminar los TO-1 cubiertos de la expresión final
6. Continuar hasta obtener implicantes del mayor orden posible (implicantes primos)
Las implicantes primos son los términos más simples que contienen todos los minterminos de la función.
Las implicantes primos esenciales son los que contienen minterminos no contenidos en ningún otro implicante primo.
7. Selecciona todas las implicantes primos esenciales y/o un número mínimo de ellos que cubra todos los minterminos de la función.

Mapas de Karnaugh (K-mapa)

- K-mapas:

- Tabla bidimensional
- Valores de variables ordenados como en código gray
- Cada celda corresponde a un mintérmino/maxtérmino
- Localización fácil de mintérminos y términos de orden superior
- ¡Son cíclicos!
- Localización fácil de implicantes primos
- Facilitan la simplificación de expresiones normalizadas mediante el método de Quine-McCluskey

| | | | | |
|----|----------------|----------------|------------------|------------------|
| | ab | | | |
| cd | 00 | 01 | 11 | 10 |
| 00 | 0 ⁰ | 4 ⁴ | 12 ¹² | 8 ⁸ |
| 01 | 1 ¹ | 5 ⁵ | 13 ¹³ | 9 ⁹ |
| 11 | 3 ³ | 7 ⁷ | 15 ¹⁵ | 11 ¹¹ |
| 10 | 2 ² | 6 ⁶ | 14 ¹⁴ | 10 ¹⁰ |

F(a,b,c,d)

$$F(a,b,c,d) = \Sigma(0,1,4,9,11,13,15)$$

| | | | | |
|----|----------------|----------------|-----------------|-----------------|
| | ab | | | |
| cd | 00 | 01 | 11 | 10 |
| 00 | 1 ⁰ | 1 ⁴ | 0 ¹² | 0 ⁸ |
| 01 | 1 ¹ | 0 ⁵ | 1 ¹³ | 1 ⁹ |
| 11 | 0 ³ | 0 ⁷ | 1 ¹⁵ | 1 ¹¹ |
| 10 | 0 ² | 0 ⁶ | 0 ¹⁴ | 0 ¹⁰ |

F(a,b,c,d)

K-mapas de 1 a 6 variables

| | | |
|--|---|---|
| | a | |
| | 0 | 1 |
| | 0 | 1 |

F(a)

| | | |
|---|----------------|----------------|
| | a | |
| | 0 | 1 |
| b | 0 | 1 |
| 0 | 0 ⁰ | 2 ² |
| 1 | 1 ¹ | 3 ³ |

F(a,b)

| | | | | |
|---|----------------|----------------|----------------|----------------|
| | ab | | | |
| | 00 | 01 | 11 | 10 |
| c | 0 | 1 | 1 | 0 |
| 0 | 0 ⁰ | 2 ² | 6 ⁶ | 4 ⁴ |
| 1 | 1 ¹ | 3 ³ | 7 ⁷ | 5 ⁵ |

F(a,b,c)

| | | | | |
|----|----------------|----------------|------------------|------------------|
| | ab | | | |
| | 00 | 01 | 11 | 10 |
| cd | 0 | 1 | 1 | 0 |
| 00 | 0 ⁰ | 4 ⁴ | 12 ¹² | 8 ⁸ |
| 01 | 1 ¹ | 5 ⁵ | 13 ¹³ | 9 ⁹ |
| 11 | 3 ³ | 7 ⁷ | 15 ¹⁵ | 11 ¹¹ |
| 10 | 2 ² | 6 ⁶ | 14 ¹⁴ | 10 ¹⁰ |

F(a,b,c,d)


| | | | | | | | | |
|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| | abc | | | | | | | |
| | 000 | 001 | 011 | 010 | 110 | 111 | 101 | 100 |
| def | 0 | 8 | 24 | 16 | 48 | 56 | 40 | 32 |
| 000 | 1 | 9 | 25 | 17 | 49 | 57 | 41 | 33 |
| 001 | 3 | 11 | 27 | 19 | 51 | 59 | 43 | 35 |
| 011 | 2 | 10 | 26 | 18 | 50 | 58 | 42 | 34 |
| 010 | 6 | 14 | 30 | 22 | 54 | 62 | 46 | 38 |
| 110 | 7 | 15 | 31 | 23 | 55 | 63 | 47 | 39 |
| 111 | 5 | 13 | 29 | 21 | 53 | 61 | 45 | 37 |
| 101 | 4 | 12 | 28 | 20 | 52 | 60 | 44 | 36 |
| 100 | | | | | | | | |

F(a,b,c,d,e,f)

| | | | | | | | | |
|----|-----|-----|-----|-----|-----|-----|-----|-----|
| | abc | | | | | | | |
| | 000 | 001 | 011 | 010 | 110 | 111 | 101 | 100 |
| de | 0 | 4 | 12 | 8 | 24 | 28 | 20 | 16 |
| 00 | 1 | 5 | 13 | 9 | 25 | 29 | 21 | 17 |
| 01 | 3 | 7 | 15 | 11 | 27 | 31 | 23 | 19 |
| 11 | 2 | 6 | 14 | 10 | 26 | 30 | 22 | 18 |
| 10 | | | | | | | | |

F(a,b,c,d,e)

Diseño "manual" de CC (resumen)



Diseño de circuitos combinacionales

Ejemplo 1

Diseñe un circuito combinacional con cuatro entradas (x_3, x_2, x_1, x_0) que representen los bits de una cifra BCD X , y dos salidas (c_1, c_0) que representen los bits de una magnitud C , donde C es el cociente de la división $X/3$.

Por ejemplo, si $X=7 \rightarrow C=2$, esto es, si $(x_3, x_2, x_1, x_0) = (0, 1, 1, 1) \rightarrow (c_1, c_0) = (1, 0)$

Diseñe un circuito mínimo en dos niveles de puertas, salvo inversores, con entradas en raíl simple.

Ejemplo 2

Diseñe un circuito combinacional para el ejemplo de la introducción.

Contenido

- Circuitos digitales
- Funciones lógicas
- Álgebra de Boole
- Diseño combinacional
- **Análisis funcional**
- Análisis temporal

Análisis funcional

- ¿Qué es?
 - Obtener la función lógica realizada por un circuito combinacional.
- Aplicaciones:
 - Interpretar la operación y/o utilidad del circuito.
 - Rediseñar un circuito equivalente con distintos componentes.
- Método:
 - Identificar entradas y salidas.
 - Para cada puerta con entradas conocidas, calcular la expresión lógica de salida de la puerta.
 - Repetir hasta que se conocen las expresiones de todas las salidas del circuito.
 - Convertir a una representación más útil: tabla de verdad, K-mapa, expresión mínima, etc.
 - Dar una descripción verbal de la operación del circuito.

Análisis funcional. Ejemplo


El circuito de la figura corresponde a un sistema de alarma con cuatro entradas y una salida. Las entradas corresponden a:

- a: activación del sistema (0 - desactivado, 1 - activado)
- b: sensor de fuego (0 - no hay fuego, 1 - sí hay fuego)
- c: sensor de puerta de entrada (0 - puerta cerrada, 1 - puerta abierta)
- d: sensor de presencia (0 - no hay presencia, 1 - sí hay presencia)

Cuando la salida z se activa ($z=1$) hace sonar la sirena de la alarma.

a) Analice el circuito y describa su operación con palabras: casos en los que se activará la alarma, etc.

b) Rediseñe el circuito empleando únicamente puertas NOR.




Contenido

- Circuitos digitales
- Funciones lógicas
- Álgebra de Boole
- Diseño combinacional
- Análisis funcional
- **Análisis temporal**


Análisis temporal

- ¿Qué es?
 - Estudiar la evolución con el tiempo de las señales internas de un circuito y de sus salidas para señales de entrada dadas.
 - Forma de onda: representación temporal del valor de una señal.
- Aplicaciones
 - Calcular o estimar el retraso de propagación de un circuito: tiempo que tarda en proporcionar un valor de salida correcto.
 - Analizar posibles fallos o comportamientos no esperados debido a características temporales: retraso excesivo, azares, etc.
- Método “manual”
 - Para cada puerta lógica, obtener la ecuación de salida en función de las entradas de la puerta.
 - Sustituir los valores de las señales de entrada que son constantes (NO SUSTITUIR NADA MÁS)
 - Dibujar las formas de onda desde las entradas primarias hasta las salidas en función de la operación de cada puerta. Aplicar posibles retrasos de cada puerta. Modelo simple: mismo retraso para todas las puertas.

Análisis temporal. Ejemplo



$$\begin{aligned} I1 &= \bar{x} \\ I2 &= \bar{z} \\ A1 &= I1 I2 \\ A2 &= x y z \\ f &= A1 + A2 \end{aligned}$$



$$\begin{aligned} I1 &= \bar{x} \\ I2 &= \bar{z} \\ A1 &= I1 I2 \\ A2 &= x z \\ f &= A1 + A2 \end{aligned}$$

