Cambiar a contenido. | Saltar a navegación

Secciones

Herramientas Personales

Entrar

Usted está aquí: Inicio → Docencia → Escuela Técnica Superior de Ingeniería Informática → Grado en Ingeniería Informática - Ingeniería de Computadores → Estructura de Computadores → Aclaraciones útiles (Tips) → Tip 3. Verilog: variables tipo wire o reg

Contenidos

Tip 3. Verilog: variables tipo wire o reg

por Baena Oliva, Carmen — Última modificación 11/02/2025 20:24

T2EdCTip_3_Variables_wire_reg_pwd.pdf — PDF document, 54Kb

Acciones de Documento

Ultimos cambios: Solución de problemas del Tema 3 Sistemas digitales 10/03/2025; Solución a las Tareas del Tema 3 07/03/2025; Tareas del Tema 3 Sistemas digitales 06/03/2025; Grupo 2: Notas provisionales PCC1 04/03/2025; Tutorial de la Práctica 3: Multiplicador secuencial 4x4 04/03/2025; Enunciado de la Práctica 3: Multiplicador secuencial 4x4 04/03/2025; Presentación de la Práctica 3: Multiplicador secuencial 4x4 04/03/2025; Tema 4. El Computador Simple 27/02/2025; Solución de problemas del Tema 2 27/02/2025; Solución a las Tareas del Tema 2 25/02/2025; Grupos Laboratorio 23/02/2025; Presentación de la Práctica 2: Introducción a Verilog/ISE 20/02/2025; Tutorial de la Práctica 2: Introducción a Verilog/ISE 20/02/2025; Enunciado de la Práctica 2: Introducción a Verilog/ISE 20/02/2025; Tareas del Tema 2 Verilog 16/02/2025; Más…